Pat

J-GLOBAL ID：200903063383135190

半導体素子基板およびその製造法、該基板を用いた半導体装置

Inventor： 國米 和夫
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 豊田 善雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996129256
Publication number (International publication number)：1997293875
Application date： Apr. 26, 1996
Publication date： Nov. 11, 1997
Summary：

【要約】【課題】 画素スイッチング素子に多結晶シリコン素子、周辺駆動回路に単結晶シリコン素子を用いたアクティブマトリクス型の液晶表示装置において、画素電極の表面均一化、高精細化、および半導体層のプラズマダメージの回復を図る。【解決手段】 画素電極の製造工程において、まず非晶質導電膜を形成し、熱処理によって該非晶質導電膜を結晶化して均一な表面を形成すると同時に半導体層のプラズマダメージを回復する。

Claim (excerpt)：

単結晶半導体基板上に少なくとも、単結晶半導体素子と、透光性膜を介して形成された非単結晶半導体素子と、非晶質導電膜を再結晶化してなる透明導電膜とを有し、上記透光性膜直下の単結晶半導体基板が除去され、上記単結晶半導体素子と非単結晶半導体素子および該非単結晶半導体素子と透明導電膜とがそれぞれ電気的に接続されていることを特徴とする半導体素子基板。

IPC (3)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (3)：

H01L 29/78 612 B ,  G02F 1/136 500 ,  H01L 29/78 627 G