Pat
J-GLOBAL ID：200903063391849533
出力回路
Inventor：
Applicant, Patent owner：
Agent (1)：
有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1993305685
Publication number (International publication number)：1995162283
Application date： Dec. 07, 1993
Publication date： Jun. 23, 1995
Summary：
【要約】【目的】高速性を犠牲にすることなくオーバシュートやアンダーシュートを抑制する。【構成】2電源間にプッシュプル接続された一対のMOSトランジスタからなる主出力トランジスタ組、2電源間にプッシュプル接続された一対のMOSトランジスタからなる副出力トランジスタ組、これら主/副出力トランジスタ組の各接続点につながる出力端子、出力端子の電位がH論理レベル相当の電位よりもわずかに低い所定電位まで上昇する間、所定のオン電圧を出力し続ける第1オン電圧出力手段、出力端子の電位がL論理レベル相当の電位よりもわずかに高い所定電位まで下降する間、所定のオン電圧を出力し続ける第2オン電圧出力手段を備え、主たる組のMOSトランジスタのゲートに一対の相補入力信号をそれぞれ与えるとともに、副たる組のMOSトランジスタのゲートに第1及び第2オン電圧出力手段の出力をそれぞれ与えて構成する。
Claim (excerpt)：
2電源(VCC、VSS)間にプッシュプル接続された一対のMOSトランジスタ(10、11)からなる主出力トランジスタ組(12)と、2電源(VCC、VSS)間にプッシュプル接続された一対のMOSトランジスタ(13、14)からなる副出力トランジスタ組(15)と、主/副出力トランジスタ組(12、15)の各接続点(16、17)につながる出力端子(18)と、出力端子(18)の電位がH論理レベル相当の電位よりもわずかに低い所定電位まで上昇する間、所定のオン電圧を出力し続ける第1オン電圧出力手段(19)と、出力端子(18)の電位がL論理レベル相当の電位よりもわずかに高い所定電位まで下降する間、所定のオン電圧を出力し続ける第2オン電圧出力手段(20)とを備え、主たる組(12)のMOSトランジスタ(10、11)のゲートに一対の相補入力信号(IN、INX )をそれぞれ与えるとともに、副たる組(15)のMOSトランジスタ(13、14)のゲートに第1及び第2オン電圧出力手段(19、20)の出力をそれぞれ与えて構成したことを特徴とする出力回路。
IPC (3)：
H03K 19/0175
, H03K 17/16
, H03K 17/687
H03K 19/00 101 F
, H03K 17/687 F
