Pat
J-GLOBAL ID：200903063550404041
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1993076834
Publication number (International publication number)：1994291193
Application date： Apr. 02, 1993
Publication date： Oct. 18, 1994
Summary：
【要約】【目的】 深さの異なる接続孔の加工の際のオーバエッチングおよびスパッタ作用による残渣の接続孔内への付着を防止することができる半導体装置を得る。【構成】 半導体基板上に形成された第1の配線膜6を覆うように形成された第1の絶縁膜21と、この第1の絶縁膜21上に少なくとも炭素成分を含み塗布焼成により形成され且つエッチング速度が第1の絶縁膜21のエッチング速度より大なる第2の絶縁膜22と、この第2の絶縁膜22上に形成され且つエッチング速度が第1の絶縁膜21のエッチング速度より大なる第3の絶縁膜23と、この第3の絶縁膜23上に形成され且つエッチング速度が第1の絶縁膜21およびレジスト材のエッチング速度より小なるエッチングマスク膜24と、このエッチングマスク膜24上に開口し各絶縁膜21〜24を貫通して第1の配線膜6上に連通する接続孔25とで絶縁層30を構成する。
Claim (excerpt)：
半導体基板上に絶縁して形成された第1の配線膜、この第1の配線膜を覆うように形成された第1の絶縁膜と、この第1の絶縁膜上に少なくとも炭素成分を含み塗布焼成により形成され且つエッチング速度が上記第1の絶縁膜のエッチング速度より大なる第2の絶縁膜と、この第2の絶縁膜上に形成され且つエッチング速度が上記第1の絶縁膜のエッチング速度より大なる第3の絶縁膜と、この第3の絶縁膜上に形成され且つエッチング速度が上記第1の絶縁膜およびレジスト材のエッチング速度より小なるエッチングマスク膜と、このエッチングマスク膜上に開口し上記各絶縁膜を貫通して上記第1の配線膜上に連通する接続孔とで構成される絶縁層、および上記エッチングマスク膜上に形成され上記接続孔を介して上記第1の配線膜と電気的に接続された第2の配線膜を備えたことを特徴とする半導体装置。
IPC (2)：
H01L 21/90
, H01L 21/3205
