Pat

J-GLOBAL ID：200903063642662292

ディジタルフィルタ装置及び信号処理方法

Inventor： 市村 元 ,  野口 雅義
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996231055
Publication number (International publication number)：1998075177
Application date： Aug. 30, 1996
Publication date： Mar. 17, 1998
Summary：

【要約】【課題】 ΣΔ変調された高速1ビット・オーディオ信号は高域に量子化ノイズが集中しており、DA変換時にはアナログローパスフィルターによってその高域ノイズを除去しなければならないが、アナログローパスフィルターだけでは十分に除去しきれず、結果オーディオ帯域のSN比が十分とれない場合がある。【解決手段】 Dラッチ3は、シグマデルタ(ΣΔ)変調器2からの1ビット入力信号を遅延する。シフトレジスタ4は、ΣΔ変調器2からの1ビット入力信号とDラッチ3からの遅延1ビット信号とを上記1ビット入力信号のレートの2倍のレートで交互にシリアルに配列して出力する。アナログLPF7は、シフトレジスタ4からの1ビット出力信号をアナログ信号に変換する。

Claim (excerpt)：

シグマデルタ変調された1ビット入力信号を遅延する遅延手段と、上記1ビット入力信号と上記遅延手段からの遅延1ビット信号とを上記1ビット入力信号のレートの複数倍のレートで交互にシリアルに配列して出力するシリアル変換手段とを備えることを特徴とするディジタルフィルタ装置。

IPC (2)：

H03M 3/02 ,  H03H 17/02 661

FI (2)：

H03M 3/02 ,  H03H 17/02 661 B