Pat
J-GLOBAL ID：200903063665494508

半導体集積回路のテスト方法およびテスト装置

Inventor：
佐藤 正幸

About 佐藤 正幸

, 
栗田 浩

About 栗田 浩


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (1)： 大日方 富雄
Gazette classification：公開公報
Application number (International application number)：2002137986
Publication number (International publication number)：2003329743
Application date： May. 14, 2002
Publication date： Nov. 19, 2003
Summary：
【要約】【課題】 高価なテスタを用いることなく半導体集積回路装置のロジックテストおよびDCテストを行なうことが可能なテスト方法およびテスト装置を提供する。【解決手段】 任意の論理を構成可能な複数の可変論理セル(VLC)およびアナログ信号を出力可能な複数のアナログ回路セル(DACB)または任意の論理を構成可能でありかつアナログ信号を出力可能な複数の回路セル(CCB)と前記複数のセル間を任意に接続可能な可変接続手段(SMX,CSW)とを備えた第1半導体集積回路(100)にテスト項目ごとにテスト回路の構築データを送ってテスト回路を構築し、該テスト回路を用いてテスト対象の第2半導体集積回路(DUT)のテストを行なうようにした。
Claim (excerpt)：
任意の論理を構成可能な複数の可変論理セルおよびアナログ信号を出力可能な複数のアナログ回路セル、または任意の論理を構成可能でありかつアナログ信号を出力可能な複数の回路セルと、前記複数のセル間を任意に接続可能な可変接続手段とを備えた第1半導体集積回路にテスト項目ごとにテスト回路の構築データを送ってテスト回路を構築し、該テスト回路を用いてテスト対象の第2半導体集積回路のテストを行なうことを特徴とする半導体集積回路のテスト方法。
IPC (5)：
G01R 31/316 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  H03K 19/00
FI (4)：
H03K 19/00 B ,  G01R 31/28 C ,  H01L 27/04 T ,  H01L 21/82 A
F-Term (38)：
2G132AA11 ,  2G132AB01 ,  2G132AD01 ,  2G132AG01 ,  2G132AK07 ,  2G132AK13 ,  2G132AL00 ,  5F038BG02 ,  5F038DF03 ,  5F038DF05 ,  5F038DF12 ,  5F038DF17 ,  5F038DT11 ,  5F038EZ20 ,  5F064AA08 ,  5F064BB03 ,  5F064BB21 ,  5F064BB22 ,  5F064BB31 ,  5F064BB37 ,  5F064DD39 ,  5F064HH06 ,  5F064HH08 ,  5J056AA03 ,  5J056BB60 ,  5J056CC00 ,  5J056CC09 ,  5J056CC10 ,  5J056CC14 ,  5J056CC16 ,  5J056CC17 ,  5J056DD12 ,  5J056DD28 ,  5J056DD55 ,  5J056FF10 ,  5J056GG14 ,  5J056KK00 ,  5J056KK02
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM