Pat

J-GLOBAL ID：200903063706371653

電子部品の実装方法

Inventor： 高木 篤志 ,  宮本 浩一 ,  古澤 健司
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993130617
Publication number (International publication number)：1994342971
Application date： Jun. 01, 1993
Publication date： Dec. 13, 1994
Summary：

【要約】【目的】 隣接するリード端子間のはんだブリッジ不良が発生しにくい電子部品の実装方法を提供する。【構成】 印刷配線板1に配設された銅パッド2上の接合用はんだ材料形成部を2分割し、各々クリームはんだ部3aとはんだプリコート部3bとし、隣合う接合用はんだ材料形成部を交互に配置する。また、上記はんだプリコート部3bに塗布するフラックス9を粘着性をゆうするものとするかまたは厚く形成するようにする。さらに、上記クリームはんだ部3aを幅広とし、はんだプリコート部3bを幅狭とする。

Claim (excerpt)：

電子部品から互いに一定間隔を隔てて突出する少なくとも2本のリード端子を有し、このリード端子が接続部を有するようにフォーミングされている電子部品を、前記リード端子に対応したパッド部を有する印刷配線板にクリームはんだをそのパッド部に印刷するかはんだプリコートにより接合用はんだ材料形成部を形成し、これに前記接続部をクリームはんだなどの粘着力で接着させた後、加熱しその後冷却することにより、印刷配線板に実装するリフローはんだ付けによる電子部品の実装方法において、接合用はんだ材料形成部をクリームはんだ部とはんだプリコート部に2分割し、隣合うパッド上の接合用はんだ材料形成部をクリームはんだ部とはんだプリコート部を交互に配置したことを特徴とする電子部品の実装方法。