半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：高橋勇
Gazette classification：公開公報
Application number (International application number)：1997217571
Publication number (International publication number)：1999068096
Application date： Aug. 12, 1997
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】ゲート酸化膜の信頼性の低下、フォトリソグラフィーの回数の増加、及びCjのばらつきの増加を招くことなく、ソースドレイン領域-半導体基板間の接合容量Cjを低減する。【解決手段】本発明に係る半導体装置は、p型シリコン基板1表面上に形成されたゲート酸化膜4と、ゲート酸化膜4の両側のp型シリコン基板1内に形成されたn+ ソースドレイン領域13と、ゲート酸化膜4の直下のp型シリコン基板1内にゲート酸化膜4から一定距離を隔てて形成されたパンチスルーストッパー3とを備え、n+ ソースドレイン領域13の底面に接するノンドープシリコン層11がp型シリコン基板1内に設けられている。

Claim (excerpt)：

半導体基板表面上に形成されたゲート絶縁膜と、このゲート絶縁膜の両側の前記半導体基板内に形成されたソースドレイン領域と、前記ゲート絶縁膜の直下の前記半導体基板内に当該ゲート絶縁膜から一定距離を隔てて形成されたパンチスルーストッパーとを備えた半導体装置において、前記ソースドレイン領域の底面に接するノンドープシリコン層が前記半導体基板内に設けられたことを特徴とする半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (3)：

H01L 29/78 301 X , H01L 29/78 301 H , H01L 29/78 301 Y

Patent cited by the Patent：

Cited by examiner (1)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平4-000548 Applicant：富士通株式会社

Return to Previous Page