Pat

J-GLOBAL ID：200903063751538194

半導体装置及びその製造方法

Inventor： 今井 聖支 ,  黒部 篤 ,  杉山 直治 ,  手塚 勉
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996245048
Publication number (International publication number)：1998092947
Application date： Sep. 17, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】 同一基板上に薄膜層構造を用いて引っ張り歪み状態のSi層と圧縮歪み状態のSiGe層とを整合性良く作製することができ、高速・高性能な集積化トランジスタを実現する。【解決手段】 チャネルにおける結晶の歪みを利用して素子動作の高速化を図った半導体装置において、Si基板11と、Si基板11上に形成された圧縮歪み状態の第1のSiGe層12と、第1のSiGe層12の一部に形成されたpMOSFETと、第1のSiGe層12のpMOSFET形成領域以外の領域に酸化膜14を介して形成され、かつ一部が該酸化膜14の開口を介して第1のSiGe層12に直に接続された格子緩和状態の第2のSiGe層15と、第2のSiGe層15上に形成された引っ張り歪み状態のSi層16と、Si層16に形成されたnMOSFETとを備えた。

Claim (excerpt)：

シリコン基板と、このシリコン基板上に形成された圧縮歪み状態の第1のシリコンゲルマニウム層と、この第1のシリコンゲルマニウム層の所定領域に形成されたpチャネルのMOSトランジスタと、第1のシリコンゲルマニウム層のpチャネルMOSトランジスタ形成領域以外の領域に絶縁膜を介して形成され、かつ一部が該絶縁膜の開口を介して第1のシリコンゲルマニウム層に直に接続された格子緩和状態の第2のシリコンゲルマニウム層と、この第2のシリコンゲルマニウム層上に形成された引っ張り歪み状態のシリコン層と、このシリコン層に形成されたnチャネルMOSトランジスタとを具備してなることを特徴とする半導体装置。

IPC (3)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (2)：

H01L 27/08 102 C ,  H01L 29/78 301 H