Pat
J-GLOBAL ID：200903063823751408
集積回路
Inventor：
Applicant, Patent owner：
Agent (1)：
三俣 弘文
Gazette classification：公開公報
Application number (International application number)：1998174291
Publication number (International publication number)：1999085343
Application date： Jun. 22, 1998
Publication date： Mar. 30, 1999
Summary：
【要約】【課題】 プリント回路基板上のパッケージデバイスの間や異なるバックプレーンの間の高速データ転送を維持するLVDS I/Oバッファを提供する。【解決手段】 LVDS入力および出力バッファの動作点は、基準帰還回路により生成された電圧によりバイアスされ、出力バッファ電圧および電流、入力バッファインピーダンスがすべてのプロセス、電圧、温度条件に関わらず一定に保たれ、従って、転送データの電圧ロジックレベルもまた一定となるようにする。基準回路は、1つの内部または外部基準抵抗REXTと基準電圧VHIGHおよびVLOWのみを用いて、チップ上のすべての入出力バッファに対してバイアス電圧を生成することができる。
Claim (excerpt)：
第1抵抗値の終端抵抗を有する第1および第2平衡型伝送線上のデータ送信のための低電圧差分スウィング相互接続バッファおよびバイアス回路を有する集積回路であって、この集積回路は、基準抵抗につながれ、前記相互接続バッファおよびバイアス回路は、(A)前記伝送線に接続し、かつ、第1供給電圧ソースにつながれ第1バイアス電圧を有する第2バイアス電圧を有し、第1電圧制御電流ソース、かつ、接地につながった第1電圧制御電流シンク、および第1電圧制御電流ソースおよび第1電圧制御電流シンクの間に直列につながった電流スイッチを有する出力バッファと、ここで、前記電流スイッチは、第1および第2平衡型伝送線および終端抵抗を通る前記出力バッファからの電流の流れの方向を制御し、(B)第3バイアス電圧を有する第1電圧制御入力抵抗、および入力電流が流れたときに電気電圧制御入力抵抗をまたがる電圧降下の極性を検出する比較器を有する入力バッファと、(C)高および低入力基準電圧を有し、かつ、前記基準抵抗につながった第1電圧基準回路と、ここで、第1電圧基準回路は、第1および第2伝送線を通る前記出力バッファからの電流が実質的に前記高入力基準電圧から前記低基準電圧への前記終端抵抗をまたがる電圧降下を発生するように第1および第2バイアス電圧を発生し、(D)第1および第2バイアス電圧および前記入力基準電圧の少なくとも1つを入力として有する第2電圧基準回路とを有し、ここで、第2電圧基準回路は、前記入力バッファにおける第1電圧制御抵抗を実質的に第1抵抗値と等しい抵抗値までバイアスするために、第3バイアス電圧を生成することを特徴とする集積回路。
IPC (2)：
FI (3)：
G06F 3/00 H
, H03K 19/00 101 F
, H03K 19/00 101 K
