Pat

J-GLOBAL ID：200903064003139593

半導体装置およびその製造方法

Inventor： 杉浦 巌 ,  並木 崇久 ,  中田 義弘 ,  鈴木 克己
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2003045985
Publication number (International publication number)：2004259753
Application date： Feb. 24, 2003
Publication date： Sep. 16, 2004
Summary：

【課題】多孔質誘電体膜内部の汚染を防止すると共に脱離ガスを低減して、動作信頼性が高く、高速動作が可能な半導体装置及びその製造方法を提供する。【解決手段】第1層間絶縁膜35に形成され、コンタクトプラグ33と接続する第1配線38と、第1層間絶縁膜35上に形成された多孔質誘電体膜40と、多孔質誘電体膜40を貫通して第1配線の上面を露出させるビアホール42と、ビアホール42に導電材料を充填してなるビアプラグ45と、多孔質誘電体膜40上の第2層間絶縁膜46に形成された第2配線49などよりなり、多孔質誘電体膜40の上部表面付近の空孔に絶縁材料を埋め込んでなる第1封止層41と、ビアホール42の側壁の多孔質誘電体膜の内部に導電材料が埋め込んでなる第2封止層43を形成する。【選択図】 図4

Claim (excerpt)：

基板上に形成された第1の導電部と、 前記第1の導電部を覆う多孔質誘電体膜と、 前記多孔質誘電体膜を覆う層間絶縁膜と、 前記多孔質誘電体膜または層間絶縁膜に形成された第2の導電部と、 前記多孔質誘電体膜を貫通し第1の導電部と第2の導電部とを電気的に接続する接続部とを有する半導体装置であって、 前記多孔質誘電体膜と接続部との界面において、該多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込まれてなる封止層が該多孔質誘電体膜中に形成されてなることを特徴とする半導体装置。

IPC (1)：

H01L21/768

FI (2)：

H01L21/90 A ,  H01L21/90 M

F-Term (44)：

5F033GG01 ,  5F033GG03 ,  5F033HH11 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP11 ,  5F033PP12 ,  5F033PP15 ,  5F033PP16 ,  5F033PP19 ,  5F033PP26 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR23 ,  5F033RR29 ,  5F033SS08 ,  5F033SS10 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033VV16 ,  5F033XX00 ,  5F033XX14 ,  5F033XX24

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-237539   Applicant：松下電器産業株式会社