Pat

J-GLOBAL ID：200903064010111009

はんだ粉末およびはんだ回路形成方法

Inventor： 倉本 武夫 ,  渡部 正孝 ,  野田 佐登史
Applicant, Patent owner： 昭和電工株式会社
Agent (1)： 寺田 實
Gazette classification：公開公報
Application number (International application number)：1992145907
Publication number (International publication number)：1993337687
Application date： Jun. 05, 1992
Publication date： Dec. 21, 1993
Summary：

【要約】【目的】 フラックスの使用量が少なくてもリフローが完全に行われ、信頼性の高い電気的接続を得る。【構成】 ロジンを主成分としカルボン酸、アミン、ワックスのうち少なくとも1種を配合した樹脂組成物をはんだ粉末の表面に被覆した。基板上の所定部分に粘着性樹脂パターンを形成し、このパターン部分に上記コーテッドはんだ粉末を付着させてリフローさせる。

Claim (excerpt)：

はんだ粉末表面をロジン又はロジン誘導体を必須成分として含み、さらにカルボン酸1〜10%、アミン又はアミン塩0.1〜5%、ワックス0.5〜5%の少なくとも1種を含む樹脂組成物によって、厚さ0.05〜10μmに被覆したことを特徴とするはんだ粉末。

IPC (2)：

B23K 35/363 ,  H05K 3/10

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭54-085157
  
• 特開昭54-145345