Pat
J-GLOBAL ID：200903064025648599
画像処理装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
森本 義弘
Gazette classification：公開公報
Application number (International application number)：1996149646
Publication number (International publication number)：1997331468
Application date： Jun. 12, 1996
Publication date： Dec. 22, 1997
Summary：
【要約】【課題】 各種FA機器における異なる規格のカメラとモニタ間の同期取りを高速に行い画像処理時間を短縮することができる画像処理装置を提供する。【解決手段】 マスタタイミング制御回路201は、マスタHカウンタ203とマスタVカウンタ202とアドレスデコード回路206とマスタVアドレス207をシリアル信号に変換するVアドレス変換回路205とを備え、マスタHCLR信号209、マスタVCLR信号210、Vアドレスシリアル信号211を出力し、スレイブタイミング制御回路212は、Vアドレスシリアル信号211を同期信号として動作するスレイブHカウンタ214及びVアドレス発生回路213とを備え、VCLR信号が入力しなくてもマスタタイミング制御回路とスレイブタイミング制御回路間の同期を取る。
Claim (excerpt)：
複数のタイミング制御回路により並列に画像データの入出力のタイミングを制御して画像処理する画像処理装置において、前記複数のタイミング制御回路のうちの1つ以上で構成した一方のタイミング制御回路に、前記画像処理のための水平同期信号を発生する水平同期信号発生回路と、前記水平同期信号発生回路に対応して前記画像処理のための垂直同期信号を発生する垂直同期信号発生回路と、前記垂直同期信号発生回路の垂直アドレスをシリアル変換した信号を発生する信号変換回路とを備え、前記一方のタイミング制御回路とは別に、前記複数のタイミング制御回路のうちの一つ以上で構成した他方のタイミング制御回路に、前記一方のタイミング制御回路から出力された水平同期信号と垂直同期信号と前記垂直アドレスをシリアル変換した信号とを同期信号として、タイミングを発生するタイミング発生回路を備えた画像処理装置。
IPC (2)：
FI (2)：
H04N 5/04 Z
, H05K 13/04 M
