半導体装置および半導体装置の製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：宮田金雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998264916
Publication number (International publication number)：2000100940
Application date： Sep. 18, 1998
Publication date： Apr. 07, 2000
Summary：

【要約】【課題】複数層に配線膜を備え、各配線膜を接続するコンタクトホールと、半導体基板と接続するコンタクトホールとを備え、各コンタクトホールを同時に形成する場合、コンタクトホールの底部に位置する半導体基板のオーバーエッチを低減することができる半導体装置を得ることを目的とする。【解決手段】半導体基板15上の第1の配線膜17と、第1の配線膜17を覆う第1の層間絶縁膜18と、第1の層間絶縁膜18上の第2の配線膜19と、第2の配線膜19を覆う第2の層間絶縁膜20と、第2の層間絶縁膜20、第2の配線膜19、第1の層間絶縁膜18を貫通して第1の配線膜17上に至る第1のコンタクトホール22と、第2の層間絶縁膜20、第1の層間絶縁膜18を貫通して半導体基板15上に至る第2のコンタクトホール23とを備え、第1の層間絶縁膜18の上面は、第1の配線膜17による段差が平坦化されている。

Claim (excerpt)：

上部に第1の配線膜が形成された半導体基板と、上記第1の配線膜を覆うように形成された第1の層間絶縁膜と、上記第1の層間絶縁膜上に形成された第2の配線膜と、上記第2の配線膜を覆うように形成された第2の層間絶縁膜とを備えた半導体装置において、上記第2の層間絶縁膜、上記第2の配線膜および上記第1の層間絶縁膜を貫通して上記第1の配線膜上に至る第1のコンタクトホールと、上記第2の層間絶縁膜および上記第1の層間絶縁膜を貫通して上記半導体基板上に至る第2のコンタクトホールとを備え、上記第1の層間絶縁膜の上面は、上記第1の配線膜による段差が平坦化されて成ることを特徴とする半導体装置。

IPC (3)：

H01L 21/768 , H01L 21/28 , H01L 21/3065

FI (3)：

H01L 21/90 A , H01L 21/28 L , H01L 21/302 L

F-Term (51)：

4M104BB01 , 4M104DD08 , 4M104DD16 , 4M104DD17 , 4M104DD19 , 4M104EE08 , 4M104EE14 , 4M104FF08 , 4M104FF09 , 4M104HH12 , 5F004AA11 , 5F004BA04 , 5F004BA14 , 5F004DA01 , 5F004DA16 , 5F004DA23 , 5F004DA26 , 5F004DB01 , 5F004DB02 , 5F004DB03 , 5F004DB07 , 5F004EA10 , 5F004EA27 , 5F004EA32 , 5F004EB01 , 5F004EB02 , 5F004EB03 , 5F004EB04 , 5F033HH04 , 5F033KK04 , 5F033NN39 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ39 , 5F033QQ48 , 5F033QQ73 , 5F033QQ76 , 5F033RR04 , 5F033RR06 , 5F033RR15 , 5F033SS04 , 5F033SS13 , 5F033SS25 , 5F033SS27 , 5F033TT02 , 5F033WW00 , 5F033WW01 , 5F033XX01 , 5F033XX33

Patent cited by the Patent：

Cited by examiner (2)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平6-112873 Applicant：松下電器産業株式会社
半導体装置の製造方法及び半導体記憶装置
Gazette classification：公開公報 Application number：特願平9-036927 Applicant：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

Return to Previous Page