Pat

J-GLOBAL ID：200903064122416872

半導体装置およびその製造方法

Inventor： 都鹿野 健一 ,  斉藤 芳彦 ,  上月 繁雄 ,  碓氷 康典 ,  泉沢 優 ,  河野 孝弘
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001285472
Publication number (International publication number)：2002170955
Application date： Sep. 19, 2001
Publication date： Jun. 14, 2002
Summary：

【要約】【課題】工程数の大幅な増加を招かずに、低オン抵抗かつ高耐圧のパワーMOSFETを製造すること。【解決手段】回転イオン注入法を用いてAsおよびBをトレンチ3の側面に注入し、拡散係数の違いを利用することによって、トレンチ3で挟まれたn- 型エピタキシャルSi層を、横方向に並んだn型ピラー層5/p型ピラー層4/n型ピラー層5からなる、実質的にSuper Junction構造と同じ役割を果たす半導体構造に変える。

Claim (excerpt)：

第1導電型半導体基板と、この第1導電型半導体基板を第1導電型ドレイン層とする縦型のパワーMOSFETと、このパワーMOSFETを他の素子と分離する、前記第1導電型半導体基板上に形成された分離部材とを具備してなり、前記パワーMOSFETは、前記第1導電型半導体基板の主面上に選択的に形成された、3つの半導体層からなる半導体構造であって、前記3つの半導体層が、第2導電型半導体層と、この第2導電型半導体層の側面を挟むように形成された2つの第1導電型半導体層とからなり、かつ前記第2導電型半導体層と前記第1導電型半導体層とのpn接合面が前記第1導電型半導体基板の主面に対してほぼ垂直である半導体構造と、前記第2導電型半導体層の上部表面に形成された、前記第2導電型半導体層よりも高不純物濃度の第2導電型ベース層と、この第2導電型ベース層の表面に選択的に形成された第1導電型ソース層と、この第1導電型ソース拡散層と前記第1導電型半導体層とで挟まれた前記第2導電型ベース層上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極とを含むことを特徴とする半導体装置。

IPC (2)：

H01L 29/78 652 ,  H01L 29/78

FI (4)：

H01L 29/78 652 H ,  H01L 29/78 652 F ,  H01L 29/78 652 N ,  H01L 29/78 652 S