Pat
J-GLOBAL ID:200903064231752831

半導体素子の層間絶縁膜の形成方法

Inventor:
Applicant, Patent owner:
Agent (1): 藤巻 正憲
Gazette classification:公開公報
Application number (International application number):1993087659
Publication number (International publication number):1994302589
Application date: Apr. 14, 1993
Publication date: Oct. 28, 1994
Summary:
【要約】【目的】 SOG焼成膜の疎水化を図り、表面の平坦性が高い層間絶縁膜を形成することができる半導体素子の層間絶縁膜の形成方法を提供する。【構成】 SOG焼成膜6を形成した後、ヘキサメチルジシラザン処理し、SOG焼成膜6の表面に疎水化されたSiO2 膜7,13,14を形成する。【効果】 SOG焼成膜からの水分の放出を防止でき、Al-Si合金配線膜の酸化を防止することができる。また、SOG焼成膜をエッチバックする必要がない。更に、プラズマSiO2 成膜時の吸湿膨張を防止することができて、従来方法に比べ層間絶縁膜表面の平坦性を向上できる。
Claim (excerpt):
半導体素子の層間絶縁膜の形成方法において、配線層が形成された半導体基板上にスピンオングラス(SOG)膜を形成し焼成した後、ヘキサメチルジシラザン(HMDS)を塗布し、200°C以下の温度で乾燥させる工程を有することを特徴とする半導体素子の層間絶縁膜の形成方法。
IPC (2):
H01L 21/316 ,  H01L 21/90

Return to Previous Page