Pat

J-GLOBAL ID：200903064328634361

半導体装置およびその製造方法

Inventor： 滝本 一浩 ,  柴田 英紀
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998120732
Publication number (International publication number)：1999312731
Application date： Apr. 30, 1998
Publication date： Nov. 09, 1999
Summary：

【要約】【課題】本発明は、CMOSロジック部とフォトダイオードのセル部とを同一基板上に混載してなるCMOSセンサにおいて、フォトダイオードの白傷などによる歩留まりの低下を減少できるようにすることを最も主要な特徴とする。【解決手段】たとえば、N型シリコン基板11上の、CMOSロジック部12の素子分離領域には、従来からの選択酸化によるフィールド酸化膜16を形成する。また、セル部13の素子分離領域には、選択酸化に用いる多結晶シリコン膜のみを酸化させて、CMOSロジック部12のフィールド酸化膜16よりも薄い、部分フィールド酸化膜17を形成する。これにより、セル部13の、部分フィールド酸化膜17のエッジ部分にかかる残留応力を緩和して、転位欠陥の発生を防ぐ構成となっている。

Claim (excerpt)：

シリコン基板と、このシリコン基板の表面部に選択的に設けられた、第一の膜厚を有する素子分離用の第一の選択酸化膜と、前記シリコン基板の表面上に選択的に設けられた、前記第一の選択酸化膜よりも薄い、第二の膜厚を有する素子分離用の第二の選択酸化膜とを具備したことを特徴とする半導体装置。

IPC (3)：

H01L 21/76 ,  H01L 21/316 ,  H01L 31/10

FI (3)：

H01L 21/76 M ,  H01L 21/94 A ,  H01L 31/10 A