Pat

J-GLOBAL ID：200903064488243172

電子構成方法及び装置

Inventor： バエ・エイ・アダミアン ,  マイケル・ティー・ファルシネリ ,  ピーター・ブイ・フィリップス
Applicant, Patent owner： エイティーエヌ・マイクロウエーブ・インコーポレーテッド
Agent (1)： 湯浅 恭三 (外6名)
Gazette classification：公開公報
Application number (International application number)：1994110015
Publication number (International publication number)：1995198767
Application date： May. 24, 1994
Publication date： Aug. 01, 1995
Summary：

【要約】【目的】 ネットワークアナライザの校正のために複数の状態を該アナライザのポートで自動的に生成する方法及び装置を提供する。【構成】 ネットワークアナライザの校正方法は、少なくとも第1ポートと第2ポートとを有するネットワークアナライザを提供するステップと、少なくとも1つのポートを有するマルチステート電子転送標準を提供するステップと、前記アナライザの第1及び第2ポートのうちの1つにマルチステート電子転送標準の少なくとも1つのポートをインターフェースするステップと、マルチステート電子転送標準の少なくとも1つのポートでマルチステート電子転送標準をもって複数の状態を生成するステップと、生成された複数の状態を基に校正係数を導出するステップと、を備える。

Claim (excerpt)：

ネットワーク・アナライザを校正するための方法において、少なくとも第1ポートと第2ポートとを有するネットワーク・アナライザを提供するステップと、少なくとも1つのポートを有するマルチステート電子転送標準を提供するステップと、前記ネットワーク・アナライザの前記第1ポート及び第2ポートのうちの1つのポートに前記マルチステート電子転送標準の前記少なくとも1つのポートをインターフェースするステップと、前記マルチステート電子転送標準の前記少なくとも1つのポートで前記マルチステート電子転送標準をもって複数の状態を生成するステップと、生成された前記複数の状態を基にして校正係数を導出するステップと、を備えることを特徴とするネットワーク・アナライザを校正するための方法。

IPC (2)：

G01R 27/28 ,  G01R 35/00