Pat

J-GLOBAL ID：200903064639649168

半導体装置の製造方法

Inventor： 獅子口 清一 ,  北島 洋
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996277757
Publication number (International publication number)：1998125909
Application date： Oct. 21, 1996
Publication date： May. 15, 1998
Summary：

【要約】【課題】ソース・ドレイン領域の低抵抗化のため拡散層上に選択シリコン成長によりせり上げる工程を有するMOSトランジスタを形成するプロセス温度を低温化し、トランジスタの単チャネル効果を抑制する。【解決手段】拡散層5A-1,5A-2上に薄いTi膜を成長した後、アニール処理を施してチタンシリサイド層11-1,11-2を形成する。次に、絶縁膜上の未反応チタン膜10aを除去した後、チタンシリサイド層上に選択シリコン成長を行う。

Claim (excerpt)：

シリコン基板の表面部に選択的に形成された拡散層に積層して高融点金属シリサイド膜を形成する工程を有する半導体装置の製造方法において、前記拡散層の表面に第1の金属膜を堆積し第1のアニール処理を行なって第1のシリサイド層を形成し、未反応のまま残っている前記第1の金属膜をエッチングにより除去する工程と、前記第1のシリサイド層にCVD法によりシリコン層を選択成長する工程と、前記シリコン層を被覆して第2の金属膜を堆積し第2のアニール処理を行なって第2のシリサイド層を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 P ,  H01L 21/28 301 T