Pat
J-GLOBAL ID:200903064663527480
アクティブマトリックス型表示装置
Inventor:
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1995005742
Publication number (International publication number):1996194205
Application date: Jan. 18, 1995
Publication date: Jul. 30, 1996
Summary:
【要約】【目的】 ドライバICの消費電力を低減することのできるアクティブマトリックス型液晶表示装置を提供することにある。【構成】 アクティブマトリックス型液晶表示装置において、第1の基板上にマトリックス状に配置された画素電極2と、画素電極2間に横列方向に配置された走査線3と、画素電極2間に縦列方向に配置された信号線4と、走査線3と信号線4の各交差部にそれぞれ配置され、走査線3からの走査信号に応じて信号線4からの2値表示信号を保持するスタティック型のメモリ素子6と、一方の端子が画素電極2に他方の端子が基準電位を与える配線5に接続され、メモリ素子6に保持された信号によりオン・オフするスイッチ素子7と、第1の基板と対向配置され、画素電極2と対向するように対向電極8が設けられた第2の基板と、第1及び第2の基板間に設けられた液晶層10とを備えたことを特徴とする。
Claim (excerpt):
第1の基板上にマトリックス状に配置された画素電極と、第1の基板上に一方向に沿って配置された複数本の走査線と、第1の基板上に前記走査線と交差する方向に配置された複数本の信号線と、前記走査線と前記信号線との各交差部にそれぞれ配置され、前記走査線より入力された走査信号に応じて前記信号線より入力される2値表示信号を保持するスタティック型のメモリ素子と、これらのメモリ素子に対応してそれぞれ設けられ、一方の端子が前記画素電極に接続され、他方の端子が基準電位を与える配線に接続され、前記メモリ素子に保持された信号により端子間をオン・オフするスイッチ素子と、第1の基板と対向配置され、前記画素電極と対向するように対向電極が設けられた第2の基板と、第1及び第2の基板間に設けられた表示材料層と、を具備してなることを特徴とするアクティブマトリックス型表示装置。
IPC (3):
G02F 1/133 550
, G02F 1/1343
, G09G 3/36
Patent cited by the Patent:
Cited by examiner (11)
-
特開昭59-067592
-
特開昭58-220185
-
特開昭58-196582
-
特開昭58-143389
-
特開昭59-214898
-
特開昭56-092494
-
特開昭56-053487
-
特開昭56-117275
-
特開昭59-154493
-
特開昭59-142597
-
特開昭56-114987
Show all
Return to Previous Page