Pat

J-GLOBAL ID：200903064699961713

半導体装置の製造方法

Inventor： 青山 敬幸 ,  有本 宏
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1999245020
Publication number (International publication number)：2001068662
Application date： Aug. 31, 1999
Publication date： Mar. 16, 2001
Summary：

【要約】【課題】 特に多結晶半導体層を用いた半導体装置の製造方法に関し、グレインサイズが小さい多結晶半導体層を安定に作成することができる半導体装置の製造方法を提供する。【解決手段】 (a)下地基板の表面上にアモルファス半導体層を厚さ約5nm〜約30nm堆積する工程と、(b)前記アモルファス半導体層に熱処理を加え、所定粒径を有する第1の多結晶半導体層に変換する工程と、(c)前記第1の多結晶半導体層上に下地多結晶の粒径を承継する条件で第2の多結晶半導体層を堆積する工程とを有する。

Claim (excerpt)：

(a)下地基板の表面上にアモルファス半導体層を厚さ約5nm〜約30nm堆積する工程と、(b)前記アモルファス半導体層に熱処理を加え、所定粒径を有する第1の多結晶半導体層に変換する工程と、(c)前記第1の多結晶半導体層上に下地多結晶の粒径を承継する条件で第2の多結晶半導体層を堆積する工程とを有する半導体装置の製造方法。

IPC (4)：

H01L 29/43 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (3)：

H01L 29/62 G ,  H01L 27/08 321 D ,  H01L 29/78 301 G

F-Term (43)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB20 ,  4M104BB37 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD43 ,  4M104DD55 ,  4M104DD64 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH16 ,  5F040DB03 ,  5F040DC01 ,  5F040DC10 ,  5F040EC02 ,  5F040EC06 ,  5F040EC07 ,  5F040EC11 ,  5F040EF02 ,  5F040EK05 ,  5F040FB01 ,  5F040FB04 ,  5F040FC13 ,  5F048AC03 ,  5F048BA01 ,  5F048BA10 ,  5F048BB05 ,  5F048BB08 ,  5F048BB13 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG01 ,  5F048BG14

Patent cited by the Patent：

Cited by examiner (4)

• 特公昭64-007488
  
• 特開平4-287929
  
• 特開昭64-048411
  
• 特開昭63-048865