Pat

J-GLOBAL ID：200903064732164476

テストプローブ

Inventor： ロナルド・ケイ・カーシュナ ,  ディビット・ティ・クルック ,  リサ・エム・ケント
Applicant, Patent owner： ヒューレット・パッカード・カンパニー
Agent (1)： 遠藤 恭
Gazette classification：公開公報
Application number (International application number)：1993317376
Publication number (International publication number)：1994213955
Application date： Nov. 24, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】IC等の部品の半田付け不良等の接続不良を簡単に検出する。【構成】配線パターン814を介して信号源118からIC410のピンに試験信号を与える。一方、このICパッケージの上に、容量性プローブ206を接近させる。もし、配線パターン814に断線があったり、またピン412が接続点818で適切に半田付けされていない場合には、ピン412に試験信号が供給されない(あるいは極めて低いレベルになる)ので、プロープ206に励起される電圧も小さくなる。従って、試験信号を供給しながら励起電圧を観測すれば、電子部品の接続不良を簡単に検出できる。

Claim (excerpt)：

電気部品を試験して前記電気部品のコネクタリードがプリント回路板のパターンに導電接続されているかどうかを判定するテストプローブであって、前記コネクタリードが前記パターンに導電接続されて試験信号が生成されたとき前記電気部品の前記コネクタリードによって生成された電界を容量的に検出する導電プレート手段、電気的雑音からの保護を提供する保護手段、及び前記試験信号を増幅して前記試験信号と前記電気的雑音の信号対雑音比を上げるための前記導電性プレートに電気的に結合された信号増幅手段からなり、前記保護手段は前記導電性プレートに充分近接して配設され、前記コネクタリードが前記パターンに導電接続されているかどうかを判定するのに充分な信号対雑音比を有する試験信号を生成するテストプレート。

IPC (3)：

G01R 31/02 ,  G01R 1/06 ,  G01R 31/302