Pat

J-GLOBAL ID：200903064795056266

半導体装置における配線形成方法

Inventor： 山田 博 ,  佐多 博史
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1993209939
Publication number (International publication number)：1994342792
Application date： Aug. 02, 1993
Publication date： Dec. 13, 1994
Summary：

【要約】【目的】ブランケットタングステンCVD法にてタングステン層を形成する際、絶縁層と密着層との間に密着性が低下することのない構造を有し、しかも、高い信頼性を有する配線を形成し得る配線形成方法を提供する。【構成】配線形成方法は、(イ)下層導体層12が形成された基体10上に絶縁層14を形成した後、絶縁層14上に密着層16を形成する工程と、(ロ)下層導体層上方の密着層及び絶縁層に開口部18を形成する工程と、(ハ)開口部の底部にシリサイド層20Aを形成する工程と、(ニ)密着層上及び開口部内に化学気相析出法にてタングステン層22を堆積させる工程、から成る。

Claim (excerpt)：

(イ)下層導体層が形成された基体上に絶縁層を形成した後、該絶縁層上に密着層を形成する工程と、(ロ)該下層導体層上方の密着層及び絶縁層に開口部を形成する工程と、(ハ)該開口部の底部にシリサイド層を形成する工程と、(ニ)密着層上及び開口部内に化学気相析出法にてタングステン層を堆積させる工程、から成ることを特徴とする半導体装置における配線形成方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/285 301 ,  H01L 21/90

FI (2)：

H01L 21/88 Q ,  H01L 21/88 M