Pat
J-GLOBAL ID：200903064809656148
遅延解析システムおよび遅延解析方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997322927
Publication number (International publication number)：1999154168
Application date： Nov. 25, 1997
Publication date： Jun. 08, 1999
Summary：
【要約】【課題】メモリ使用量の小量化および解析処理の効率化を図ることのできる遅延解析システムおよび遅延解析方法を提供する。【解決手段】ブロック遅延解析部1は、論理回路モデル11と論理素子それぞれに固有の遅延情報を示す論理素子遅延情報12とを入力し、論理回路の出力ピンごとに最大遅延時間をもつパスを求めて最大遅延パス13として出力する。比較部2は、この出力された最大遅延パス13と論理回路に定められた制約条件14とを入力し、制約条件を満たさない出力ピンを検出して制約違反出力ピン15として出力する。そして、パス遅延解析部3は、この出力された制約違反出力ピン15と論理回路モデル11および論理素子遅延情報12とを入力し、制約違反出力ピン15で示される出力ピンを出力先とするパスのみを論理回路から抽出するとともに、その遅延時間を算出して解析結果16として出力する。
Claim (excerpt)：
論理回路モデルの出力ピンごとの最大遅延時間を論理素子の遅延情報から得るブロック遅延解析手段と、前記ブロック遅延解析手段により得られた出力ピンごとの最大遅延時間から予め定められた制約条件を満たさない出力ピンを検出する検出手段と、前記検出手段により検出された出力ピンを出力先とする経路を前記論理回路モデル内から抽出してその遅延時間を前記論理素子の遅延情報から得るパス遅延解析手段とを具備することを特徴とする遅延解析システム。
IPC (2)：
FI (2)：
G06F 15/60 668 A
, H01L 21/82 C
