Pat
J-GLOBAL ID：200903064879329454
横型高耐圧半導体素子
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994038047
Publication number (International publication number)：1994318696
Application date： Mar. 09, 1994
Publication date： Nov. 15, 1994
Summary：
【要約】【目的】ターンオフ能力が高いpnpn構造を有する自己消弧型の横型高電圧半導体素子を提供すること。【構成】絶縁膜2上に設けられたn- 型ベース層3と、n- 型ベース層3の表面に選択的に形成されたp+ 型エミッタ層6と、p+ 型エミッタ層6に設けられたアノード電極7と、n- 型ベース層3の表面に選択的に形成されたp型ベース層5と、p型ベース層5の表面に選択的に形成されたn+ 型エミッタ層8と、n+型エミッタ層8に設けられたカソード電極9と、n+ 型エミッタ層8とn- 型ベース層とを選択的に短絡するためのオン用ゲート電極12と、n+ 型エミッタ層8とp型ベース層5とを選択的に短絡するためのオフ用ゲート電極11と、p+型エミッタ層6とp型ベース層5との間のn- 型ベース層3の表面に選択的に形成され、カソード電極9に接続されたp+ 型ウェル層14とを備えている。
Claim (excerpt)：
絶縁膜上に形成された第1導電型ベース層と、前記第1導電型ベース層の表面に選択的に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に設けられた第1の主電極と、前記第1導電型ベース層の表面に選択的に形成された第2導電型ベース層と、前記第2導電型ベース層の表面に選択的に形成された第1導電型エミッタ層と、前記第1導電型エミッタ層に設けられた第2の主電極と、前記第1導電型エミッタ層と前記第1導電型ベース層とを選択的に短絡する手段と、前記第1導電型エミッタ層と前記第2導電型ベース層とを選択的に短絡する手段と、前記第2導電型エミッタ層と前記第2導電型ベース層との間の前記第1導電型ベース層の表面に選択的に形成され、前記第1導電型エミッタ層と選択的若しくは非選択的に短絡される第2導電型半導体層と、を具備する横型高耐圧半導体素子。
IPC (2)：
Patent cited by the Patent：
Cited by applicant (1)
Cited by examiner (2)
Return to Previous Page
