Pat
J-GLOBAL ID：200903064903487872
アナログ記録及び再生用記憶セル
Inventor：
Applicant, Patent owner：
Agent (1)：
山川 政樹 (外5名)
Gazette classification：公表公報
Application number (International application number)：1997515059
Publication number (International publication number)：1999501759
Application date： Sep. 26, 1996
Publication date： Feb. 09, 1999
Summary：
【要約】集積回路によるアナログ信号の記録及び再生に用いられるゲート・フォロワ記憶セル(12)及びダイオード接続記憶セル(32)が開示される。ゲート・フォロワ記憶セル(12)を負帰還モードて利用することによって、セルのしきい値と読み取りモードにおけるゲート電圧との間に1対1の変動が生じる。ダイオード接続記憶セル(32)をダイオード構成をなすように接続することによって、セルのしきい値と読み取りモードにおけるゲート電圧との間に1対1の変動が生じる。ゲート・フォロワまたはダイオード接続記憶セルは、アナログ信号を記憶するためのメモリ・アレイをなすように実施することが可能である。望ましい実施形態の場合、メモリ・アレイによって、列ドライバ(52)を介してアクセスすることが可能な語線が得られる。各行または語線は、アレイに選択トランジスタを挿入することによって複数のセクタ語線に分割される。読み取り及びプログラミング・モードの場合、セクタ語線は、互いに分離され、付加選択トランジスタを介して列ドライバ(52)に提供される。所定の時間に、各セクタ語線毎に1つのメモリ・セルについてのみ、読み取りまたはプログラミングが実施される。消去モードの場合、語線の全てのセクタが、選択トランジスタを介して互いに接続されるので、所定の時間に完全な1行分の消去操作を実施することが可能である。
Claim (excerpt)：
集積回路による信号の記録及び後続の再生のために、アナログ電圧を記憶し、読み出す回路であって、 第1のトランジスタ及び第2のトランジスタを備えており、第1のトランジスタにソース、ドレイン、及び、ゲートが設けられ、第2のトランジスタにソース、ドレイン、ゲート、及び、フローティング・ゲートが設けられていて、第2のトランジスタのドレインが第1のトランジスタのソースに接続されている記憶セルと、 第1のトランジスタのドレインに結合された電流源と、 第3のトランジスタであって、ソース、ドレイン、及び、ゲートを有し、ドレインが電流源に結合され、ソースが第2のトランジスタのゲートに結合され、ゲートが入力信号に結合されていて、入力信号に応答する第3のトランジスタと、 第3のトランジスタのドレインに結合され、第3のトランジスタが入力信号に応答してオンになると、記憶セルに記憶された電圧を送り出す出力端子とを有する回路。
IPC (2)：
FI (2)：
G11C 17/00 623 A
, G11C 17/00 633 D
