Pat
J-GLOBAL ID：200903064932154254
性能調整回路
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991301421
Publication number (International publication number)：1993143321
Application date： Nov. 18, 1991
Publication date： Jun. 11, 1993
Summary：
【要約】【目的】命令発行制御部と演算回路部によって構成されるデータ処理装置の性能調整機構を少ないハードウェアの追加だけで構成する方式を提供する。【構成】通常マイクロ命令の前に挿入する為に発行するNOP命令の回数を指定するNOP命令回数指定レジスタ15と、ソフト命令処理の為のマイクロプログラム発行開始タイミングからNOP命令回数指定レジスタ15の内容によって示される期間をカウントするカウンタレジスタ16およびデクリメント回路17と、カウンタレジスタ16の値によりNOP命令挿入発行期であることを識別しNOP命令を通常処理のマイクロ命令発行の前に挿入するマイクロ命令発行制御回路14とを有することを特徴とする性能調整回路。
Claim (excerpt)：
ソフト命令に対応するマイクロ命令発行制御を行い、該マイクロ命令によって実行制御される演算ユニットを有するデータ処理装置における性能調整回路において、ノーオペレーション命令の発行回数を指定するNOP命令回数指定レジスタと、ソフト命令についての処理開始時点から前記NOP命令回数指定レジスタによって示される期間をカウントするカウンタと、該カウンタ値によってNOP命令発行期間であることを判定し、前記演算ユニットに対してNOP命令を挿入発行するマイクロ命令発行制御回路とを有することを特徴とする性能調整回路。
IPC (2)：
G06F 9/28 310
, G06F 9/38 310
