半導体メモリ装置の電圧昇圧回路

Inventor：
Applicant, Patent owner：
Agent (1)：高月猛
Gazette classification：公開公報
Application number (International application number)：1994281755
Publication number (International publication number)：1995183471
Application date： Nov. 16, 1994
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】昇圧効率がよく、高速で昇圧電圧を出力できる電圧昇圧回路を提供する。【構成】発振信号φOSCによるポンピングキャパシタ22のポンピングでポンピングノード24を昇圧し、そしてこれをダイオード接続としたNPNバイポーラトランジスタ26を介して伝送し、昇圧電圧Vppとして出力する。従来では伝送手段としてMOSトランジスタを使用していたためVppの高電圧の影響でボディーエフェクトが発生し、超高集積化した場合に昇圧効率を低下させる要因となり得た。そこで電圧制御素子であるユニポーラ素子に代えて電流制御素子としての特性をもつバイポーラ素子使用することで、昇圧効率向上、昇圧出力の高速化、そしてボディーエフェクト防止等の高度のデバイス特性が得られる。

Claim (excerpt)：

一定周期の発振信号を受ける入力ノードと、所定の電圧レベルにプリチャージされるポンピングノードと、昇圧電圧を出力する昇圧ノードと、入力ノードに入力される発振信号に応答してポンピング動作しポンピングノードを昇圧するポンピングキャパシタと、ポンピングノードに発生した電圧を昇圧ノードへ伝送するPN接合ダイオードと、を備えてなることを特徴とする半導体メモリ装置の電圧昇圧回路。

IPC (4)：

H01L 27/04 , H01L 21/822 , G11C 11/407 , H02M 3/07

FI (2)：

H01L 27/04 G , G11C 11/34 354 F

Patent cited by the Patent：

Cited by examiner (2)

特開昭52-034315
特開昭63-052666

Return to Previous Page