Pat
J-GLOBAL ID：200903065012240228

深い基板接触を有する半導体素子

Inventor：
ヨハンソン、テッド

About ヨハンソン、テッド

, 
ニイストロム、クリスチアン

About ニイストロム、クリスチアン

, 
リイディン、アルネ

About リイディン、アルネ


Applicant, Patent owner：
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)

About テレフオンアクチーボラゲツト エル エム エリクソン(パブル)


Agent (1)： 浅村 皓 (外3名)
Gazette classification：公表公報
Application number (International application number)：2000599078
Publication number (International publication number)：2002536847
Application date： Feb. 02, 2000
Publication date： Oct. 29, 2002
Summary：
【要約】本発明は、初期ドーピング(p+)を有する半導体基板(102)の表面(106)に配置され、前記初期にドープ処理した基板(102)とその基板の前記表面(106)との間に電気伝導度の大きい材料、特に基板と異なる材料で形成された少なくとも1つのプラグ(121)、特に金属プラグを含む電気接続(101)を有する半導体素子(100)に関する。この素子は、パッケージ(300)の接地ピン(301)に接続されるように配置された少なくとも1つのアース接続(E)を有する。アース接続(E)は前記電気接続(101)を使用して前記接地ピン(301)に接続されるように配置されており、初期にドープ処理した基板(102)は前記表面(106)と反対側の基板の裏側(124)を経て前記接地ピン(301)に接続されるように配置され、これにより前記アース接続(E)および前記接地ピン(301)の間の接続を確立するように配置されている。
Claim (excerpt)：
初期ドーピング(p+)を有する半導体基板(102)の表面(106)に配置され、前記初期にドープ処理した基板とその基板の前記表面(106)との間に電気伝導度の大きい材料で形成された少なくとも1つのプラグ(121)を含む電気接続(101)を有し、パッケージ(300)の接地ピン(301)に接続されるように配置された少なくとも1つのアース接続(E)を有する半導体素子(100)であって、前記少なくとも1つのアース接続(E)は前記電気接続(101)を使用して前記接地ピン(301)に接続されるように配置されており、前記基板(102)は前記表面(106)と反対側の基板の裏面(124)を経て前記接地ピン(301)に接続されるように配置され、これにより前記アース接続(E)および前記接地ピン(301)の間の接続を確立するように配置されていることを特徴とする半導体素子。
IPC (3)：
H01L 21/331 ,  H01L 29/73 ,  H01L 29/732
FI (2)：
H01L 29/72 S ,  H01L 29/72 Z
F-Term (10)：
5F003BA12 ,  5F003BB07 ,  5F003BB08 ,  5F003BE07 ,  5F003BE08 ,  5F003BH11 ,  5F003BH16 ,  5F003BP11 ,  5F003BP31 ,  5F003BS09
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM