Pat

J-GLOBAL ID：200903065077698329

誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法

Inventor： 青木 克裕 ,  福田 幸夫 ,  沼田 乾 ,  奥野 泰利 ,  西村 明俊
Applicant, Patent owner： 日本テキサス・インスツルメンツ株式会社
Agent (1)： 佐々木 聖孝
Gazette classification：公開公報
Application number (International application number)：1996358134
Publication number (International publication number)：1998189909
Application date： Dec. 27, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】【課題】 Pt下部電極の表面の凹凸を平坦化し、リーク電流を発生させない高性能な誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法を提供すること。【解決手段】 Pt下部電極38の表面の尖った凸部38aを電解研磨によって研磨して曲率半径の拡大した曲面38a’に平坦化させる。これにより、凸部38aが球面状の曲面38a’に形成され、電界集中による電流のリークが大幅に減少する。

Claim (excerpt)：

第1の電極上に誘電体膜及び第2の電極が順次積層され、前記誘電体膜側の前記第1の電極の表面が電解研磨されている誘電体キャパシタ。

IPC (5)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/22 ,  H01G 4/33 ,  H01L 27/10 451

FI (5)：

H01L 27/10 621 B ,  G11C 11/22 ,  H01L 27/10 451 ,  H01G 4/06 101 ,  H01L 27/10 651