Pat
J-GLOBAL ID：200903065168285698
半導体不揮発性記憶装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997183922
Publication number (International publication number)：1999026730
Application date： Jul. 09, 1997
Publication date： Jan. 29, 1999
Summary：
【要約】【課題】素子分離絶縁膜の形成の際に制御が容易で、カップリング比を大きくとることができる半導体不揮発性記憶装置を提供する。【解決手段】半導体基板10のチャネル形成領域上に形成されたゲート絶縁膜24と、ゲート絶縁膜の一部の上層に形成されたフローティングゲート30aと、フローティングゲート上およびフローティングゲートが形成された領域を除く前記ゲート絶縁膜上に形成された中間絶縁膜25と、フローティングゲートが形成された領域およびフローティングゲートが形成された領域を除く領域において中間絶縁膜上に形成されたコントロールゲート31とを有し、フローティングゲートが形成されたチャネル形成領域でメモリトランジスタが形成され、フローティングゲートが形成された領域を除くチャネル形成領域でパストランジスタが形成されている構成とする。
Claim (excerpt)：
フローティングゲートに電荷を蓄積するメモリトランジスタと前記メモリトランジスタに並列に接続されたパストランジスタを有するメモリセルがNAND型に接続された半導体不揮発性記憶装置であって、半導体基板のチャネル形成領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の一部の上層に形成されたフローティングゲートと、前記フローティングゲート上および前記フローティングゲートが形成された領域を除く前記ゲート絶縁膜上に形成された中間絶縁膜と、前記フローティングゲートが形成された領域および前記フローティングゲートが形成された領域を除く領域において前記中間絶縁膜上に形成されたコントロールゲートとを有し、前記フローティングゲートが形成された前記チャネル形成領域で前記メモリトランジスタが形成され、前記フローティングゲートが形成された領域を除く前記チャネル形成領域で前記パストランジスタが形成されている半導体不揮発性記憶装置。
IPC (5)：
H01L 27/115
, G11C 16/04
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 622 E
, H01L 29/78 371
