Pat
J-GLOBAL ID：200903065191460359
半導体装置の製造方法及び製造装置
Inventor：
Applicant, Patent owner：
Agent (1)：
土屋 勝
Gazette classification：公開公報
Application number (International application number)：1998095306
Publication number (International publication number)：1999219951
Application date： Mar. 24, 1998
Publication date： Aug. 10, 1999
Summary：
【要約】【課題】 温度の変化や水分含有率の変化に起因する応力によって亀裂が生じ易い膜を形成しても、この膜に亀裂が生じにくくて、信頼性の高い半導体装置を製造する。【解決手段】 形成温度から室温に降下させたときに引張り応力を生じるオゾンTEOS膜14を形成温度に維持したまま、形成温度から室温に降下させたときに圧縮応力を生じるプラズマTEOS膜15をオゾンTEOS膜14上に形成する。プラズマTEOS膜15を形成するまでは、オゾンTEOS膜14に引張り応力が生じにくく、プラズマTEOS膜15を形成した後は、室温まで降下させてもオゾンTEOS膜14の引張り応力とプラズマTEOS膜15の圧縮応力とが相殺される。
Claim (excerpt)：
室温よりも高い温度から室温に降下させたときに応力を生じる第1の膜を室温よりも高い温度で形成する工程と、前記第1の膜の温度を室温よりも高い温度に維持したまま、室温よりも高い温度から室温に降下させたときに前記応力を吸収する第2の膜を室温よりも高い温度で前記第1の膜上に形成する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 21/316 M
, H01L 21/31 C
