Pat

J-GLOBAL ID：200903065206968362

デバイスインターフェイス部の接続試験装置

Inventor： 森川 裕八 ,  井出 敬一郎
Applicant, Patent owner： 株式会社アドバンテスト
Gazette classification：公開公報
Application number (International application number)：1995205341
Publication number (International publication number)：1997033598
Application date： Jul. 19, 1995
Publication date： Feb. 07, 1997
Summary：

【要約】【目的】 ICテスタのデバイスインターフェイス部の複数の各接続点における接続不良を平易に、確実に検出することができる接続試験装置を提供する。【構成】 デバイスインターフェイス部22のパフォーマンスボード37に対応した接続端子の配列とした接続端子配置ボードA38を設け、接続端子配置ボードA38に配線した同軸ケーブル15の信号ライン側16及びGNDライン側17に対してISVM機能を割り込ませるためにスイッチK1(5)とスイッチK2(6)とから成る接続不良検出回路10を設け、接続不良検出回路10の各スイッチを切り換えて信号ライン側16及びGNDライン側17にISVM機能を用いたDC電流を印加するDC試験器A9を設ける。

Claim (excerpt)：

ICテスタにおけるデバイスインターフェイス部(22)のパフォーマンスボード(37)に対応して接続端子を配列した接続端子配置ボードA(38)と、上記接続端子配置ボードA(38)に配線した同軸ケーブル(15)の信号ライン側(16)及びGNDライン側(17)に対してISVM機能を割り込ませるためのスイッチK1(5)とスイッチK2(6)とから成る接続不良検出回路(10)と、上記接続不良検出回路(10)の各スイッチを切り換えて信号ライン側(16)及びGNDライン側(17)にISVM機能をもったDC電流を印加するDC試験器A(9)と、以上を具備することを特徴とする、デバイスインターフェイス部の接続試験装置。

IPC (2)：

G01R 31/02 ,  G01R 31/28

FI (2)：

G01R 31/02 ,  G01R 31/28 K