Pat

J-GLOBAL ID：200903065235584042

回路装置とその製造方法

Inventor： 佐々木 伸夫
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992014687
Publication number (International publication number)：1993206130
Application date： Jan. 30, 1992
Publication date： Aug. 13, 1993
Summary：

【要約】【目的】 集積回路装置とその製造方法に関し、集積回路装置の配線全体として電気抵抗を低減した配向高分子配線装置を提供する。【構成】 基板の上に、異なる複数の方向に導電性高分子配線を形成し、この各々の導電性高分子配線を、それぞれの電流が流れる方向に配向する。この異なる複数の方向に形成された導電性高分子配線は、基板11の表面上に形成された水平配向導電性高分子膜16と、この基板に垂直なコンタクトを形成する垂直配向導電性高分子膜14である場合や、基板の表面上に二次元的に方向を異ならせて形成された導電性高分子配線でもよい。また、異なる方向に形成された導電性高分子配線、例えば、垂直配向導電性高分子膜14と水平配向導電性高分子膜16の電気的接続点に、これらの導電性高分子配線の少なくとも一部と接触する金属層例えばAu蒸着膜15を形成してキャリアのホッピング確率を増大して接続点における電気抵抗を低減する。

Claim (excerpt)：

異なる複数の方向に導電性高分子配線が形成され、各導電性高分子配線は、それぞれの電流が流れる方向に配向されていることを特徴とする回路装置。

IPC (5)：

H01L 21/3205 ,  H01L 29/28 ,  H01L 29/46 ,  H01L 29/784 ,  H05K 1/14

FI (2)：

H01L 21/88 M ,  H01L 29/78 301 S