半導体装置およびそのESD耐性の向上方法

Inventor：
Applicant, Patent owner：
Agent (1)：工藤実 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998146802
Publication number (International publication number)：1999340460
Application date： May. 28, 1998
Publication date： Dec. 10, 1999
Summary：

【要約】【課題】製造工程を増加させること無く、スナップバックが局所的に発生することを抑えて、チャネル全体で均一にスナップバックを生じさせ易い半導体装置を提供する。【解決手段】半導体基板に並列に形成された複数の半導体素子T1、T2...を備えた半導体装置であって、前記複数の半導体素子の各々のソース・ドレイン20B、30Bの長さLと、幅Wとの関係がL/W≧Nとされ、前記Nは、前記半導体装置に入力された電圧により前記複数の半導体素子のうちの第1の半導体素子T1にスナップバックが起きたときに、前記電圧により第2の半導体素子T2にもスナップバックが起きるように前記電圧の入力部位Qにおける電圧降下速度を所定値以下に抑える値とされている。

Claim (excerpt)：

半導体基板に並列に形成された複数の半導体素子を備えた半導体装置であって、前記複数の半導体素子の各々のソース・ドレインの長さLと、前記ソース・ドレインの幅Wとの関係がL/W≧Nとされ、前記Nは、前記半導体装置に入力された電圧により前記複数の半導体素子のうちの第1の半導体素子にスナップバックが起きたときに、前記電圧により前記複数の半導体素子のうちの第2の半導体素子にもスナップバックが起きるように前記電圧の入力部位における電圧降下速度を所定値以下に抑える値とされている半導体装置。

IPC (3)：

H01L 29/78 , H01L 21/8234 , H01L 27/088

FI (2)：

H01L 29/78 301 K , H01L 27/08 102 C

Patent cited by the Patent：

Cited by examiner (4)

特開平2-034969
特開昭51-120684
高融点シリサイドを持つ半導体装置とその製造方法
Gazette classification：公開公報 Application number：特願平7-213849 Applicant：ソニー株式会社

Show all

Return to Previous Page