Pat
J-GLOBAL ID:200903065267204535
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1993001487
Publication number (International publication number):1994204164
Application date: Jan. 08, 1993
Publication date: Jul. 22, 1994
Summary:
【要約】【目的】トランジスタの電極2層構造において第2層電極のステップカバレッジを向上させる。【構成】ベークでフォトレジスト4をなめらかな形状にし、続いて層間絶縁膜2を異方性エッチングすることによりテーパ角がなめらかな形状になり、第2層電極3の膜厚のステップカバレッジを約50%向上し、膜厚が薄くなることによる断線不良を防ぐことができる。
Claim (excerpt):
第1層電極を形成する工程と、前記第1層電極上に層間絶縁膜を形成する工程と、前記層間絶縁膜上にフォトレジスト膜を形成し、該フォトレジスト膜に開口を形成する工程と、開口の形成されたフォトレジスト膜を高い温度でベークし、フォトレジストの開口部端の形状をなめらかにする工程と、前記フォトレジストをマスクにしてRIEで層間絶縁膜を垂直方向に異方性エッチングし層間絶縁膜にフォトレジストと同形状のテーパー角がなめらかなスルーホールを形成する工程と、フォトレジストを除去した後第2層電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
Patent cited by the Patent: