Pat

J-GLOBAL ID：200903065285655994

半導体の成膜方法

Inventor： 堀池 靖浩 ,  川村 剛平
Applicant, Patent owner： 東京エレクトロン株式会社 ,  堀池 靖浩
Agent (1)： 中本 菊彦
Gazette classification：公開公報
Application number (International application number)：1991082985
Publication number (International publication number)：1993267567
Application date： Mar. 25, 1991
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】半導体基板の表面に未反応の中間生成物の取り込まれにくい、化学量論的に近い組成を有する高誘電率で耐圧特性の良好な薄膜を積層状に形成する。【構成】有機タンタルを含むソースガスと水素ラジカルを反応室3内に供給して、反応させて反応室3内に配設された半導体基板1の表面にタンタルを均一に堆積させる。タンタルを堆積した後、ソースガスに酸素ラジカルを反応させて酸化させて、酸化タンタル薄膜の誘電体膜を形成する。以下、上記成膜工程を繰り返して誘電体膜を積層状に形成する。

Claim (excerpt)：

半導体基板の表面に電極膜を形成する半導体の成膜方法において、有機タンタルを含むソースガスと水素ラジカルを反応させて上記基板表面にタンタルを均一に堆積させる工程と、上記ソースガスに酸素ラジカルを反応させて酸化させる工程とを繰り返し行うことによって、積層状の酸化タンタルの誘電体膜を形成することを特徴とする半導体の成膜方法。

IPC (2)：

H01L 27/04 ,  H01L 27/108