Pat

J-GLOBAL ID：200903065317443102

駆動回路一体型アクテイブマトリクスアレイの製造方法

Inventor： 中村 健一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991196332
Publication number (International publication number)：1993040278
Application date： Aug. 06, 1991
Publication date： Feb. 19, 1993
Summary：

【要約】 (修正有)【目的】液晶表示素子等に用いられる駆動回路一体型アクティブマトリクスアレイにおいて、高いスループットを維持しながらも周辺回路部、画素部共に良好な特性を有するTFTを形成し、良好な表示性能を得ることを目的とする。【構成】本発明は、駆動回路一体型アクティブマトリクスアレイの製造方法において、TFTの活性層としてa-Si膜4を形成する工程と、前記a-Si膜4の周辺回路部のみをレーザアニールする工程と、レーザアニール後残りの領域のa-Si膜を固相成長法により結晶化する工程とを有することを特徴とする。

Claim (excerpt)：

透明絶縁性基板上に形成された複数のゲート線と複数のデータ線と前記各配線の交点に形成されたスイッチング用TFTと前記TFTのソース電極に接続された透明画素電極とからなるアクティブマトリクスアレイと、前記ゲート線に接続された走査回路および前記データ線に接続された信号回路のうち少なくとも一方をアクティブマトリクスアレイと同一基板上に形成した駆動回路一体型アクティブマトリクスアレイの製造方法において、前記TFTの活性層としてa-Si膜を形成する工程と前記走査回路部のみa-Si膜をレーザアニール結晶化する工程とアニール工程後、残されたa-Si膜を固相成長法により結晶化する工程を有することを特徴とする駆動回路一体型アクティブマトリクスアレイの製造方法。

IPC (4)：

G02F 1/136 500 ,  G02F 1/1345 ,  H01L 27/12 ,  H01L 29/784