Pat

J-GLOBAL ID：200903065358172725

半導体装置における配線形成方法

Inventor： 田口 充
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1996312836
Publication number (International publication number)：1998144790
Application date： Nov. 08, 1996
Publication date： May. 29, 1998
Summary：

【要約】【課題】絶縁層に設けられた開口部や溝部の側壁に十分な膜厚の下地層を形成し得る半導体装置における配線形成方法を提供する。【解決手段】本発明の配線形成方法は、(イ)半導体基板の上に絶縁層12を形成した後、該絶縁層12に開口部13を形成する工程と、(ロ)該開口部13内を含む該絶縁層12上に第1の下地層14をスパッタ法にて形成する工程と、(ハ)該第1の下地層14にスパッタエッチング処理を施す工程と、(ニ)該第1の下地層14上に第2の下地層15をスパッタ法にて形成する工程と、(ホ)該開口部13内を配線材料で埋め込む工程から成る。

Claim (excerpt)：

(イ)半導体基板の上に絶縁層を形成した後、該絶縁層に開口部を形成する工程と、(ロ)該開口部内を含む該絶縁層上に第1の下地層をスパッタ法にて形成する工程と、(ハ)該第1の下地層にスパッタエッチング処理を施す工程と、(ニ)該第1の下地層上に第2の下地層をスパッタ法にて形成する工程と、(ホ)該開口部内を配線材料で埋め込む工程、から成ることを特徴とする半導体装置における配線形成方法。

IPC (3)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (4)：

H01L 21/90 B ,  H01L 21/28 301 R ,  H01L 21/88 R ,  H01L 21/88 N