Pat

J-GLOBAL ID：200903065375625903

半導体集積回路装置

Inventor： 安部 渉 ,  山本 章裕
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992189558
Publication number (International publication number)：1994037622
Application date： Jul. 16, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】 “高インピーダンス”の出力状態において出力端に電源電位と接地電位との間の範囲を越える電圧が外部から印加された場合でも出力トランジスタのオフ状態を維持させ、以て電源から大きな電流が流れ込むことを防ぐ。【構成】 “高インピーダンス”の出力状態においていずれもオフ状態とされるNチャネルMOS型の第1及び第2の出力トランジスタ4,5の各々のゲート電極と出力端3との間に各々Nチャネル型MOSトランジスタ11a,11bを挿入することにより、スイッチ回路11を構成する。これら4つのトランジスタは、しきい値電圧VTHがほぼ等しく作られている。スイッチ回路11のMOSトランジスタ11a,11bの各々のゲート電極には、各MOSトランジスタのしきい値電圧VTHよりやや低い電圧が電圧発生回路12によりバイアス電圧として供与される。

Claim (excerpt)：

電源と出力端との間に挿入された第1の出力トランジスタと、前記出力端と接地との間に挿入された第2の出力トランジスタとを備え、かつ該第1及び第2の出力トランジスタの各々の電流制御電極に供与される電位に応じて、該第1及び第2の出力トランジスタのいずれか一方がオン状態となる低インピーダンスの出力状態と該第1及び第2の出力トランジスタのいずれもがオフ状態となる高インピーダンスの出力状態とが選択される半導体集積回路装置であって、前記第1の出力トランジスタの電流制御電極と前記出力端との間及び該出力端と前記第2の出力トランジスタの電流制御電極との間のうちの少なくとも一方にスイッチ回路が挿入され、前記高インピーダンスの出力状態において前記出力端に電源電位と接地電位との間の範囲を越える電圧が外部から印加された場合には、前記第1及び第2の出力トランジスタのオフ状態を維持すべく前記電流制御電極の電位を変更するように、前記スイッチ回路がオン状態となることを特徴とする半導体集積回路装置。