Pat

J-GLOBAL ID：200903065399549760

回路シミュレーション方法、その装置および回路シミュレーションプログラムの記録媒体

Inventor： 中里 雅弘 ,  丸野 元志
Applicant, Patent owner： 株式会社東芝
Agent (1)： 樺澤 襄 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000259821
Publication number (International publication number)：2002073717
Application date： Aug. 29, 2000
Publication date： Mar. 12, 2002
Summary：

【要約】【課題】 薄膜半導体素子の特性を正確に再現でき、実デバイス特性に精度よくフィッティングできる回路シミュレーション方法を提供する。【解決手段】 線形領域と飽和領域とで異なる移動度の値UL,USを設定するとともにこれら異なる移動度の値に連続性を持たせたことにより、薄膜半導体素子の特性を正確に再現したシミュレーションができる。回路シミュレーションに用いる薄膜抵抗素子の抵抗値を、薄膜抵抗素子の両端に印加するバイアス電圧に依存して変化するように設定したことにより、実デバイス特性に精度よくフィッティングして高精度にシミュレーションできる。

Claim (excerpt)：

薄膜半導体素子の特性を再現する回路シミュレーション方法であって、薄膜半導体素子の移動度が線形領域と飽和領域とで異なる場合、線形領域および飽和領域での移動度を互いに異なる値に設定するとともに、これら線形領域と飽和領域との両移動度を双曲線関数で補完して連続性を持たせたことを特徴とする回路シミュレーション方法。

IPC (4)：

G06F 17/50 662 ,  G06F 17/50 664 ,  H01L 29/00 ,  H01L 29/786

FI (4)：

G06F 17/50 662 G ,  G06F 17/50 664 A ,  H01L 29/00 ,  H01L 29/78 624

F-Term (5)：

5B046AA08 ,  5B046JA04 ,  5F110AA25 ,  5F110BB01 ,  5F110NN71