Pat

J-GLOBAL ID：200903065434239290

ベースライン安定化回路

Inventor： 南 孝男
Applicant, Patent owner： 日本電子株式会社
Agent (1)： 阿部 龍吉 (外7名)
Gazette classification：公開公報
Application number (International application number)：1994033387
Publication number (International publication number)：1995245553
Application date： Mar. 03, 1994
Publication date： Sep. 19, 1995
Summary：

【要約】【目的】 変化の激しいベースライン変動にも応答性がよく、パルス信号に対してもベースライン変動によるオフセット分を除いたパルス信号を忠実に取り出すことができる。【構成】 メモリコンデンサCに可変利得増幅回路Ab、D1、D2を介して出力を帰還しパルスの入力に応じて可変利得増幅回路のゲインをスイッチングしてパルスを取り出すベースライン安定化回路において、パルスの有無を検出する信号検出回路1と、可変利得増幅回路の出力側に接続した抵抗RとメモリコンデンサCとの時定数を切り換える切り換え回路2とを備え、信号検出回路1によりパルスを検出したときに切り換え回路2により時定数を大きくする。ベースライン変動に対して速い応答を保ちながら、かつベースライン変動により生じたオフセット電圧が重畳された入力パルスからパルス部分だけを忠実に出力できる。

Claim (excerpt)：

メモリコンデンサに可変利得増幅回路を介して出力を帰還しパルスの入力に応じて可変利得増幅回路のゲインをスイッチングしてパルスを取り出すベースライン安定化回路において、パルスの有無を検出する信号検出回路と、可変利得増幅回路の出力側に接続した抵抗とメモリコンデンサとの時定数を切り換える切り換え回路とを備え、信号検出回路によりパルスを検出したときに切り換え回路により時定数を大きくするように構成したことを特徴とするベースライン安定化回路。