Pat

J-GLOBAL ID：200903065442551715

半導体基材の作製方法

Inventor： 坂口 清文 ,  米原 隆夫
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1992154190
Publication number (International publication number)：1993175469
Application date： May. 22, 1992
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 基板と薄膜との熱膨張係数の差による剥がれや割れを防ぐ。【構成】 Si基体11を多孔質化した後、該多孔質化したSi基体12上に非多孔質Si単結晶層13を形成する工程と、前記多孔質Si基体12と、絶縁性基体14とを前記非多孔質Si単結晶層13を介して貼合せる1次貼合わせ工程と、前記1次貼合せ工程の後、化学エッチングによって前記多孔質Siを除去するエッチング工程と、前記エッチング工程後に行なう、前記1次貼り合わせをより強固なものにする2次貼合わせの工程と、を有する。

Claim (excerpt)：

Si基体を多孔質化した後、該多孔質化したSi基体上に非多孔質Si単結晶層を形成する工程と、前記多孔質Si基体と、絶縁性基体とを前記非多孔質Si単結晶層を介して貼合せる1次貼合わせ工程と、前記1次貼合せ工程の後、化学エッチングによって前記多孔質Siを除去するエッチング工程と、前記エッチング工程後に行なう、前記1次貼り合わせをより強固なものにする2次貼合わせの工程と、を有することを特徴とする半導体基材の作製方法。

IPC (4)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/76