Pat
J-GLOBAL ID:200903065514749426
炭化珪素半導体装置及びその製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
伊藤 洋二 (外2名)
Gazette classification:公開公報
Application number (International application number):2001260211
Publication number (International publication number):2003069041
Application date: Aug. 29, 2001
Publication date: Mar. 07, 2003
Summary:
【要約】【課題】 ソース領域とゲート領域との間における耐圧低下、リーク発生を防止し、耐圧の向上を図る。【解決手段】 PNジャンクションが形成されるN+型ソース領域5と第1ゲート領域3の間に、不純物濃度が低くされた電界緩和領域4を設ける。これにより、PNジャンクションに形成される電界を緩和することができ、炭化珪素半導体装置の耐圧を向上させることができる。
Claim (excerpt):
第1導電型の炭化珪素からなる基板(1)と、前記基板(1)上に形成され、前記基板(1)よりも低濃度とされた炭化珪素からなる第1導電型のドリフト層(2)と、前記ドリフト層(2)の表面に形成された第2導電型の第1ゲート領域(3)と、前記第1ゲート領域(3)の表面に形成された第1導電型の第1電界緩和領域(4)と、前記第1電界緩和領域(4)の上に形成され、前記第1電界緩和領域(4)よりも高濃度な炭化珪素からなる第1導電型のソース領域(5)と、前記ソース領域(5)、前記第1電界緩和領域(4)および前記第1ゲート領域(3)を貫通し、前記ドリフト層(2)に達するトレンチ(6)と、前記トレンチ(6)の内壁側面に形成された、炭化珪素からなる第1導電型のチャネル層(7)と、前記トレンチ(6)内において、前記チャネル層(7)の表面に形成された第2ゲート領域(8)と、前記第1ゲート領域(3)と電気的に接続された第1ゲート電極(13)と、前記第2ゲート領域(8)と電気的に接続された第2ゲート電極(9)と、前記ソース領域(5)と電気的に接続されたソース電極(10)と、前記基板(1)の裏面側に形成されたドレイン電極(12)とを有したJ-FETが備えられていることを特徴とする炭化珪素半導体装置。
IPC (3):
H01L 29/80
, H01L 21/337
, H01L 29/808
FI (2):
H01L 29/80 V
, H01L 29/80 C
F-Term (9):
5F102FA01
, 5F102GB04
, 5F102GC05
, 5F102GC07
, 5F102GC08
, 5F102GD04
, 5F102GJ02
, 5F102GR01
, 5F102HC01
Return to Previous Page