Pat

J-GLOBAL ID：200903065526185463

半導体素子およびその製造方法ならびに電力増幅器および無線通信装置

Inventor： 長谷 伊知郎 ,  塚本 弘範 ,  中村 光宏
Applicant, Patent owner： ソニー株式会社
Agent (1)： 藤島 洋一郎
Gazette classification：公開公報
Application number (International application number)：1999158164
Publication number (International publication number)：2000349095
Application date： Jun. 04, 1999
Publication date： Dec. 15, 2000
Summary：

【要約】【課題】 単一電源で容易に動作させることができ、歪み特性に優れ、かつ高い電力付加効率を有する半導体素子を実現するにあたり、容易かつ制御性よく製造することができると共に、その性能を向上させることができるようにする。【解決手段】 基板11の上にAlGaAsよりなる第2の障壁層22,undope-InGaAsよりなるチャネル層23,AlGaAsよりなる第1の障壁層24,GaAsよりなる表面層25を順次積層する。ゲート電極15に対応してAp型lGaAsよりなるp型層26aを第1の障壁層24に埋め込んで形成し、p型GaAsよりなるp型コンタクト層26bを表面層25に埋め込んで形成する。p型層26aによりビルトイン電圧を大きくすることができる。p型コンタクト層26bによりゲート電極15との接触抵抗を小さくすることができると共に、p型層26aの酸化を防止することができる。

Claim (excerpt)：

ソース電極とドレイン電極との間にゲート電極が設けられた半導体素子であって、前記ソース電極と前記ドレイン電極との間の電流通路であり半導体よりなるチャネル層と、このチャネル層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型層と、この第1導電型層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層とを備えたことを特徴とする半導体素子。

IPC (4)：

H01L 21/337 ,  H01L 29/808 ,  H03F 3/213 ,  H04B 7/26

FI (3)：

H01L 29/80 C ,  H03F 3/213 ,  H04B 7/26 L

F-Term (33)：

5F102FA01 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GM07 ,  5F102GN05 ,  5F102GQ03 ,  5F102GR09 ,  5F102GS02 ,  5F102GT03 ,  5F102GV08 ,  5F102HC01 ,  5F102HC05 ,  5J091AA04 ,  5J091AA41 ,  5J091CA21 ,  5J091CA36 ,  5J091FA16 ,  5J091KA16 ,  5J091KA32 ,  5J091KA44 ,  5J091KA53 ,  5J091QA02 ,  5J091SA14 ,  5J091TA01 ,  5J091TA02 ,  5K067AA42 ,  5K067BB04