Pat

J-GLOBAL ID：200903065535572453

シリコンウェーハの評価方法及びシリコンウェーハ

Inventor： 内山 裕仁 ,  松本 圭 ,  タイ・ムチェドウリーゼ ,  永井 清司 ,  渡辺 正晴
Applicant, Patent owner： コマツ電子金属株式会社
Agent (1)： 木村 高久
Gazette classification：公開公報
Application number (International application number)：1998120703
Publication number (International publication number)：1999031725
Application date： Apr. 30, 1998
Publication date： Feb. 02, 1999
Summary：

【要約】 (修正有)【課題】DRAMのパフォーマンスを向上させるのに有効なシリコンウェーハの評価方法及びシリコンウェーハを提供する。【解決手段】PN接合ダイオード1に逆バイアス電圧VRを印加してPN接合の周辺に空乏層8を形成し、この状態でPN接合リーク電流ILを測定する。このPN接合リーク電流ILから発生リーク電流密度JAgを算出する。その後、顕微鏡を使用してPN接合ダイオード1のバルク微小欠陥(BMD)の個数を検出し、当該検出した個数を密度に変換して発生リーク電流密度JAgとの関係を明らかにし、当該発生リーク電流密度JAgとDRAMの許容リーク電流とを比較して、許容BMD個数を求める。この許容BMD個数を密度に変換し、許容BMD密度を求める。このようにして求めた許容BMD密度を使用してDRAM用のシリコンウェーハを評価する。

Claim (excerpt)：

シリコン基板上に半導体記憶装置のテスト用PN接合を形成し、該形成したテスト用PN接合を使用して該テスト用PN接合の発生リーク電流密度(JAg)を測定するとともに、前記シリコン基板のBMD密度を検出し、前記発生リーク電流密度(JAg)と前記BMD密度に基づいて、許容BMD密度(NBMD)を予め決定する許容BMD密度決定工程と、前記半導体記憶装置の材料となるシリコンウェーハのBMD密度を検出するBMD密度検出工程と、前記BMD密度検出工程で検出したBMD密度と前記許容BMD密度決定工程で決定した許容BMD密度(NBMD)とを比較し、該シリコンウェーハの良否を判定する良否判定工程とを具備することを特徴とするシリコンウェーハの評価方法。

FI (2)：

H01L 21/66 N ,  H01L 21/66 W