Pat

J-GLOBAL ID：200903065596872387

半導体装置のゲート電極の形成方法

Inventor： 金 亨燮 ,  高 大弘 ,  裴 大録
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 服部 雅紀
Gazette classification：公開公報
Application number (International application number)：1996246995
Publication number (International publication number)：1997129880
Application date： Aug. 28, 1996
Publication date： May. 16, 1997
Summary：

【要約】【課題】 低い面抵抗を有する半導体装置のゲート電極の形成方法を提供する。【解決手段】 本発明の半導体装置のゲート電極の形成方法は、半導体基板10上に形成されたゲート絶縁膜14上にポリシリコン層16を蒸着する段階と、前記ポリシリコン層16の表面を平坦化させる段階と、前記ポリシリコン層16の上にシリサイド層20を形成する段階を含むことを特徴とする。前記シリサイド層20を形成する段階は、前記ポリシリコン層16の上に金属物質を蒸着した後、その表面をシリサイド化したり、または、ポリシリコン層16の上に金属物質のシリサイドを蒸着することに行われることが望ましい。また、本発明において、前記金属物質はチタン、タングステン、コバルト、モリブデンのような耐火性の金属の中の何れか一つの物質であることが望ましい。

Claim (excerpt)：

半導体基板上に形成されたゲート絶縁膜上にポリシリコン層を蒸着する段階と、前記ポリシリコン層の表面を平坦化させる段階と、前記平坦化されたポリシリコン層の上にシリサイド層を形成する段階とを含むことを特徴とする半導体装置のゲート電極の形成方法。

IPC (3)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/43

FI (3)：

H01L 29/78 301 G ,  H01L 21/28 301 D ,  H01L 29/62 G