Pat

J-GLOBAL ID：200903065643733641

半導体製造装置

Inventor： 橋詰 靖之
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991259083
Publication number (International publication number)：1993097579
Application date： Oct. 07, 1991
Publication date： Apr. 20, 1993
Summary：

【要約】【目的】 ガス分析装置などの高価で複雑なエッチング終点検出手段が不要な半導体製造装置を得る。【構成】 成膜シーケンス制御部6bと堆積膜厚算出部6bにより、クリーニングする反応室1の内壁に堆積した膜の厚さを算出し、エッチング時間決定部7bでクリーニングのためのエッチング時間を決定する。

Claim (excerpt)：

半導体基板を置きそれに成膜処理を行なう反応室と、前記成膜処理の成膜諸条件を制御する成膜制御手段と、前記反応室の内壁に堆積した膜をクリーニングするクリーニング手段と、成膜処理毎の堆積膜厚を累積していく成膜量累積手段と、前記成膜累積手段により累積した堆積膜厚から前記クリーニング手段の動作時間を決めるクリーニング時間制御手段とを有する半導体製造装置。

IPC (4)：

C30B 25/18 ,  C30B 25/02 ,  C30B 25/10 ,  H01L 21/205