Pat
J-GLOBAL ID：200903065717467248
半導体記憶装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
加藤 朝道
Gazette classification：公開公報
Application number (International application number)：1998157017
Publication number (International publication number)：1999354738
Application date： Jun. 05, 1998
Publication date： Dec. 24, 1999
Summary：
【要約】【課題】キャパシタの実質的な容量が減少させることなく、プレート電極のカバレッジ不足による容量絶縁膜の特性劣化を防止することができる半導体記憶装置及びその製造方法の提供。【解決手段】ポリシリコンからなるシリンダ電極(図5の8)と、シリンダ電極を覆うように形成されたTa2O5からなる容量絶縁膜(図5の12)と、容量絶縁膜を覆うように形成された窒化チタンからなるプレート電極(図5の13)と、を有するシリンダ構造のキャパシタにおいて、シリンダ電極と容量絶縁膜の間に、シリンダ電極の外壁には薄い絶縁膜(図5の11)を、シリンダ電極の内壁には厚い絶縁膜(図5の9)を形成する。
Claim (excerpt)：
第1の導電部材よりなるシリンダ電極と、第1の絶縁部材よりなり前記シリンダ電極を覆うように形成された容量絶縁膜と、第2の導電部材よりなり前記容量絶縁膜を覆うように形成されたプレート電極と、を有するシリンダ構造のキャパシタを含む半導体記憶装置において、前記シリンダ電極と前記容量絶縁膜の間に、第2の絶縁部材よりなる絶縁膜が配設され、該絶縁膜の厚さが、シリンダ電極の外壁側よりも内壁側の方が厚く設定される、ことを特徴とする半導体記憶装置。
IPC (2)：
H01L 27/108
, H01L 21/8242
H01L 27/10 621 C
, H01L 27/10 651
