Pat
J-GLOBAL ID：200903065727609300
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
西教 圭一郎
Gazette classification：公開公報
Application number (International application number)：1994269041
Publication number (International publication number)：1996130249
Application date： Nov. 01, 1994
Publication date： May. 21, 1996
Summary：
【要約】【目的】 モータなどの誘導負荷の遮断時の逆電流に起因した半導体基板への寄生PNPトランジスタによるサブ電流を低減するとともに、高耐圧化を可能にすること。【構成】 Nチャネル横型2重拡散MOSトランジスタ180におけるソース領域103と電気的に接続された金属層108を、ドレイン領域106を含むN型拡散層105と直接接触させてショットキーバリアダイオードSBDを形成する。ショットキーバリアダイオードSBDが導通することによってP型半導体基板100へのサブ電流を低減することができるので、装置の発熱を低減することができる。
Claim (excerpt)：
半導体基板上に形成されたウエルである第1半導体層に、MOSトランジスタの第1半導体層とは異なる導電型式のドレイン領域またはソース領域のいずれか一方である第2半導体層が形成され、第2半導体層と電気的に接続された金属層が、第1半導体層と接続されることによって、MOSトランジスタに並列のショットキーバリアダイオードが形成されることを特徴とする半導体装置。
IPC (3)：
H01L 21/8234
, H01L 27/088
, H01L 29/78
H01L 27/08 102 B
, H01L 29/78 301 K
, H01L 29/78 301 C
