Pat

J-GLOBAL ID：200903065815543980

半導体装置の製造方法

Inventor： 竹井 美智子 ,  三島 康由
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1992118989
Publication number (International publication number)：1993315358
Application date： May. 12, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】 (修正有)【目的】 イオン注入工程を含むSiMOS型半導体装置の製造方法に関し、絶縁物上に堆積した多結晶Si層または非晶質Si層からなる活性層の改質を効率よく行なう技術を提供することを目的とする。【構成】 基板1上に多結晶Si層または非晶質Si層を活性層2として堆積する工程と、当該活性層上にゲート絶縁膜3を介してゲート電極4を形成する工程と、Siの未結合手終端元素と不純物元素との化合物を含むソースガス5をイオン化し、質量分離を行なわずに未結合手終端元素の深いピークがゲート電極4下の活性層に到達する加速エネルギで活性層2にイオン注入する工程とを含む。

Claim (excerpt)：

基板(1)上に多結晶Si層または非晶質Si層を活性層(2)として堆積する工程と、当該活性層(2)上にゲート絶縁膜(3)を介してゲート電極(4)を形成する工程と、Siの未結合手終端元素と不純物元素との化合物を含むソースガス(5)をイオン化し、質量分離を行なわずに未結合手終端元素の深いピークがゲート電極(4)下の活性層(2)に到達する加速エネルギで活性層(2)にイオン注入する工程とを含むSiMOS型半導体装置の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (3)：

H01L 29/78 311 Y ,  H01L 21/265 H ,  H01L 21/265 P